3 research outputs found

    A Multi-Core Interference-Aware Schedulability Test for IMA Systems, as a Guide for SW/HW Integration

    Get PDF
    International audienceIn this paper we propose a framework for the automated integration and timing analysis of IMA (Integrated Modular Avionics) applications on multi-core environments. To do so, we present a derivation of the response time analysis formulation by Kim et al. in [12] that takes into account inter-task interference due to sharing the access to the main memory. We adapt the work in [12] to propose a sufficient schedulability test that is adapted both to IMA systems and heterogeneous multi-core platforms. We then exploit this test to guide the design space exploration during the SW/HW integration phase, to select a partition-to-core allocation so that all deadlines are met despite the existence of hardware interference

    Système de Simulation et de Test

    No full text
    L'objet de l'invention est un système de simulation et de test qui comporte un premier niveau comportant une couche de communication sous forme d'un réseau informatique en anneau pourvu de noeuds de communication constitués de moyens de routage reliés les uns aux autres, un second niveau autour du premier niveau, ledit second niveau comportant des noeuds de calcul regroupant des moyens de calcul hétérogènes, les noeuds de calcul étant associé aux noeuds de communication de la couche de communication, et un troisième niveau constitué par les systèmes réels en tests

    Système de Simulation et de Test

    No full text
    L'objet de l'invention est un système de simulation et de test qui comporte un premier niveau comportant une couche de communication sous forme d'un réseau informatique en anneau pourvu de noeuds de communication constitués de moyens de routage reliés les uns aux autres, un second niveau autour du premier niveau, ledit second niveau comportant des noeuds de calcul regroupant des moyens de calcul hétérogènes, les noeuds de calcul étant associé aux noeuds de communication de la couche de communication, et un troisième niveau constitué par les systèmes réels en tests
    corecore